


مباحث الکترونیک دیجیتال  
 کتاب: الکترونیک دیجیتال نوشته: دکتر محمد مصدق، ولی زاده محمدی، نوبت  
 فصل های 1، 2، 3، 6، 7

فصل اول: مقدمه از بردار الکترونیک دیجیتال  
 انتقال داده ها، تلفظ، بسم ها، تلویزیون، دیگر کاربردها... همه امروزه دیجیتال هستند  
 هم مرسوم اختراع ترانزیستور در آمریکا در سال 1947 می باشد و دیجیتال  
 آن بسیار ترانزیستور دو قطبی و شش سال 1949 است در سال 1956 اولین  
 گیت منطقی را ساخت. اولین گیت منطقی آی سی TTL بود که در 1962 وارد بازار شد  
 تکنولوژی MOSFET در سال 1925 بوجود آمد ولی مورد استفاده جدی قرار گرفت تا سال  
 1970 که بر اساس مدارات دیجیتال مجتمع مورد استفاده قرار گرفت و اولین بار در صفت  
 ماشین حساب مورد استفاده قرار گرفت پس در صفت ریز پردازنده های اینتل (ایز)  
 در سال 4004، 8080 تکنولوژی های دیگر مانند BiCMOS و سایریم - آرستان در  
 نیز امروزه استفاده می شود که بهترین آن و بهترین استفاده را تکنولوژی CMOS پیروز  
 اقتصاد دارد است

منطق دودویی  
 باجه جدول و کارکردن با اعداد دودویی و منطق دودویی آشنایی داریم

منطق دودویی:  
 سه نوع عملیات منطقی اصلی عبارتند از: AND، OR، NOT  
 AND: بوسیله یک نقطه یا بیرون عملگر نشان داده می شود  $Z = xy$  یا  $Z = x \cdot y$   
 روابط Z برابر با است اثر هم و هم و یک باشند در غیر این صورت صفر است.


OR: با علامت +،  $Z = x + y$ ، اثر صاف یکی از m و n یک:  $Z = x + y$   
 NOT:  $Z = \bar{x}$  یا  $Z = x'$ ، فقط خوانده می شود



منطق دودویی؛ حساب دودویی منفرقی که مثلا

$1 + 1 = 10$  در حساب دودویی  
 $1 + 1 = 1$  در منطق دودویی

مدارهای سوئیچینگ و ستنال های در دوی:




AND  
 $L = A \cdot B$





OR  
 $L = A + B$

به همین دلیل مدارهای الکتریکی دیجیتال گاهی مدارهای سوئیچینگ نیز نامیده می شوند




دروازه های منطقی: (لیت ها)



منطق مثبت و منطقی منفی:  
رجایی که ولتاژ بالا به عنوان 1 در نظر گرفته شود  
یا درین به عنوان 0 منفی در نظر گرفته شود  
منطق مثبت و در غیر این صورت منطقی منفی نامیده می شود

خانواده های مدارهای دیجیتال:




هم به صورت غیر سفارشی (مثل IC های منطقی) و هم بصورت VLSI (مثل دروازه ها)

BICMOS ترکیبی از BJT و CMOS از خانواده های هم ارک و هم در نظر سرعت است







معمولاً حاشی را برابر ورودی نامیده می‌شود  
از آن نامش تعریف می‌کنیم که شیب آن  
-1 است.

مفکرس که غیر خطی است  
در این حالت


حاشیه امنیت نوس و تعریف نقاط بحرانی:

$$NM_H = V_{OH} - V_{OL} \quad \text{حاشیه امنیت نوس بالا}$$

$$NM_L = V_{IL} - V_{OL} \quad \text{حاشیه امنیت نوس پایین}$$

آنگونه که روی ورودی سوار شود و بنایستی تا حدودی بر روی خروجی تأثیر داشته باشد

سازنده ها معمولاً بزرگترین حالت‌های این چهار پارامتر بصورت زیر تعریف می‌کنند  
 $V_{OH}$ : ماکزیمم ولتاژی که در حالت 1 باستی در منطق مخر است  
 $V_{IH}$ : کمترین ولتاژی در ورودی است که تیت آن بصورت منطق 1 در نظر می‌گیرد  
 $V_{OL}$ : کمترین مقداری که در منطق مخر فرزند می‌سوز  
 $V_{IL}$ : ماکزیمم ولتاژی که در منطق مخر فرزند می‌سوز



خواهیم دید که خانواده منطق CMOS تقریباً بسیار خوبی  
از این نظر برای آن است می‌دهد.

یکه نقطه وین بنام نقطه میانی هم داریم  $V_M$  که در آن ورودی و ولتاژ خروجی  
برای همه در واقع این نقطه بر روی خط  $V_{in} = V_{out}$  واقع می‌شود  

$$V_M = V_{in} = V_{out}$$


اتلاف توان:

است: یعنی در یک حالت مثلاً در حالت 1 یا 0 (1 یا 0) مدار تلف می‌کند. در مدار  
توان تلفاتی  
 که ولتاژ آن در حالت مخر  $\frac{V_{DD}^2}{R_L}$  و در حالت 0 این توان مصرف است و منظور  
 متوسط  $\frac{V_{DD}}{2R_L}$  خواهد بود  
 توان: یعنی در حالت مخر و عمل در این نقطه  $V_{DD} R_L$  تلف می‌کند  

$$P = \int V_{DD} i dt = V_{DD} R_L \int i dt = C_L (V_{DD})^2$$

5

چون در این انزای ذخیره شده در داخل خازن صفر بوده و در این لحظه این مقدار صفری  $\frac{1}{2} C_L V_{DD}^2$  است پس می توان نتیجه گرفت که نصف انرژی کشیده شده از منبع بیرون صرف  $W = C_L V_{DD}^2$  است و نصف دیگر در  $R_{on}$  تلف شده است یعنی




$$W_{RL} = \frac{1}{2} C_L V_{DD}^2$$

محل اثر تلف دوباره و تلف ورودی به حالت بالا برتر در کلیه حالات است و انرژی ذخیره شده در خازن توسط  $R_{on}$  که کلیه انرژی در آن می ریزد تلف می شود اینس می رود یعنی در یک ثانیه کامل به اندازه  $W = W_{RL} + W_{ROUT} = \frac{1}{2} C_L V_{DD}^2 + \frac{1}{2} C_L V_{DD}^2 = C_L V_{DD}^2$

اثر ف دفعی در یک ثانیه کلیه انرژی که در این مدار می ریزد می شود  $f C_L V_{DD}^2$

$$P_{dynamic} = f C_L V_{DD}^2$$

ظرفیت ورودی و ظرفیت خروجی :  
ظرفیت ورودی یک گیت تعداد ورودی های آن می باشد  $\Rightarrow$  ظرفیت خروجی این گیت NOR 3 ورودی است که ظرفیت خروجی نامرغوم تعداد گیت های مشابه است که یک گیت می تواند با حفظ مشخصه های خود آنها را ترکیب کند.  
ظرفیت خروجی گیت در در حالت H و L معزاصب می شود



$$N_{High} = \frac{I_{out}(High)}{I_{in}(High)}$$

$\xrightarrow{\text{جریان خروجی گیت در حالت High}}$        $\xrightarrow{\text{جریان ورودی گیت در حالت High}}$

$$N_{Low} = \frac{I_{out}(Low)}{I_{in}(Low)}$$

تعداد گیت در حالت

$$N \leq Fan - OUT = \min(N_{High}, N_{Low})$$

- $I_{out}(Low) \leq 54.3 \mu A$
- $I_{out}(High) = 71.4 \mu A$
- $I_{in}(Low) = 2.43 \mu A$
- $I_{in}(High) = 98.9 \mu A$

مقال حساب ظرفیت خروجی گیت


$$N_{Low} = \frac{54.3}{2.43} \approx 22$$

$$N_{High} = \frac{71.4}{98.9} \approx 721$$

$\Rightarrow N = 22$

تأخیر انتقالی:

به علت عملکرد پویایی ترانزیستورهای در قطبی ممکن است مدار معکوس کننده چرخه پهنای پهنای  
بصورت آنی جواب ندهد و نیز ظاهریت پار واقع در خروجی معکوس کننده بسبب می شود که  
شکل موج  $V_o$  بصورت این می باشد



بین پهنای ورودی و پهنای تأخیر  
وجود دارد که معمولاً این تأخیر را  
زمان پهنای رسیدن به 50% نام  
بالا رفته - شدن رفته می گویند  
که با  $t_{pHL}$  (یعنی از بالا به پایین)  
و  $t_{pLH}$  در شکل نشان داده شده  
تأخیر انتقال میانگین این دو است  
$$t_p = \frac{1}{2}(t_{pHL} + t_{pLH})$$

در شکل زمان زیر را می بینیم

$t_r$ : زمان صعود بین زمان لازم برای رسیدن ورودی از 10% به 90% مقدار پهنای خود

$t_f$ : زمان نزول بین ... .. 90% به 10% مقدار پهنای خود

$t_{TLH}$ : زمان تغییر وضعیت خروجی از پایین به بالا بین زمان لازم برای رسیدن خروجی از  
10% به 90% مقدار پهنای

$t_{TLH}$ : زمان لازم برای تغییر وضعیت خروجی از بالا به پایین بین مدت زمان لازم برای رسیدن  
خروجی از 90% به 10% مقدار پهنای خود

حاصل ضرب تأخیر - توان

$$DP = t_p P_o$$

حاصل ضرب - تأخیر انتقالی (ثان)

تلفات توان (ثان) - تأخیر انتقالی

هر چه عدد



$D_p$  در یک خانواده

کمتر باشد آن خانواده

کارآمدتر است




7





بازایس مستقیم  
 عرض (diffusion) و جریان (drift) می باشد.  

$$I_D = I_S (e^{\frac{V_D}{\phi_T}} - 1)$$
  
 $\phi_T$  در دمای عادی 26 mV است (اربعین)  
 که برای  $V_D$  غایتش ساده می شود



بازایس معکوس:  
 عرض (drift) و جریان (diffusion) می باشد.  
 که بر سیم حاصل هر اقلیت ایجاد می شود و در جهت مخالف می باشد.  

$$V_D \ll 0 \Rightarrow I_D = -I_S$$



دیودهای PN: معمولاً در جهت از سمت پیوند در جهت راست و در جهت چپ و در جهت چپ و در جهت راست  
 می دهند و مستقیماً در جهت چپ و در جهت راست

8



دیود های بیونر MN (ساتنی)  
 زیودی است که از بیونر یک فلز خاص ساخته  
 سیلیسیم یا گالیم (Ga) و یک فلز  
 N ایجاد می شود  
 مدل دیود

میان این دو فلز (مثلاً PA برای PN  
 مثلاً MA برای MN)

رابطه ساتنی  $I = I_s (e^{\frac{V_D}{\phi_T}} - 1)$

$\phi_T = \frac{kT}{q}$  ولت حرارتی  
 ثابت بولتزمن  $1.34 \times 10^{-23}$   
 بار الکتریکی  $1.6 \times 10^{-19}$

مثال: با فرض  $I_s = 10^{-14}$  و در دمای اتاق مقادیر  $I_D$  را برای ولت های زیر حساب کن


$V_D = 0.1, 0.2, 0.5, 0.7, 0.8, 1, 2.3$

$\phi_T(300K) = \frac{1.34 \times 10^{-23} \times 300}{1.6 \times 10^{-19}} = 25.9 mV \rightarrow \frac{1}{\phi_T} = 40$

$I_D(V_D = 0.1) = 10^{-14} (e^{40 \times 0.1} - 1) = 536 fA$  (فمتو آمپر)

$I_D(V_D = 0.2) = \dots = 29.8 pA$  (پیکو آمپر)

$V_D$ :	0.5	0.7	0.8	1	2.3
$I_D$ :	4.85 mA	14.5 mA	790 mA	2.35 KA	$9.02 \times 10^{27} A$



بنابراین ولت 0.5 ولت از آن  
 جریان تقریباً صفراست و حتی جریان  
 دیود حدود میلی آمپر است و ولت 2.3 دیود

0.7 و 0.8 ولت مقدار قابل توجهی از آن است و ولت 2.3 دیود بلافاصله می سوخت  
 می یابد بر آن  $V_D = 2.3$  توان آنقدر بالاست که دیود بلافاصله می سوخت

مقادیر جریان دیود بیونری P-N در بانس منفوس

در مثال قبل بر  $10^{-14}$  و  $10^{-15}$  و  $10^{-16}$  مقادیر جریان  $I_D$  را حساب کن

$I_D(V_D = -1 mV) = 10^{-14} (e^{40(-1 mV)} - 1) = -392 aA$  (انگستروم آمپر)

$I_D(V_D = -10 mV) = -3.30 fA$  ،  $I_D(V_D = 100 mV) = -9.82 fA$

$I_D(V_D = -200 mV) = -10 fA = -10^{-14}$  ولت 200 میلی ولت

منفوس برابر  $I_s$  خواهد بود ( $V_D < 0.2$ ) پس همین دلیل آن را می توان استیج منفوس گویند




9

$$I_D (V_D > 0.1) \approx I_S e^{V_D / \eta V_T}$$

$$I_D (V_D < 0.1) \approx -I_S$$

س در مثال قبل



$$I_D = \begin{cases} 0 & \text{برای } V_D < V_{D(on)} \\ I & \text{برای } V_D \geq V_{D(on)} \end{cases}$$

مدل خطی تکانه برای دیود



$$V_D < V_{D(on)} = 0.7$$

$$V_D \geq V_{D(on)}$$

$V_{D(on)}$  برای دیودهای سیلیکونی 0.7 (P-N) و برای دیودهای گالیم 0.3 ولت می باشد

منطق دیود - مقادیر

یعنی صفت قطعات منطقی با استفاده از دیود و مقادیر





لیست AND دیودی

A	B	A AND B
0	0	0
0	1	0
1	0	0
1	1	1

هرکدام از ورودیها بواسطه کم بودن ورودی بر ولت درین مورد باعث صفر شدن خروجی خواهند شد (تقریباً  $V_D$ ) که در این صورت جریان مدار برابر خواهد بود

$$I_R = \frac{V_{DC} - V_{D(on)} - V_{IN}}{R}$$

و آنرا در دیود ولتاژی بیشتر از  $V_{DC} - V_{D(on)}$  داشته باشد هر دو دیود قطع شوند و خروجی برابر با  $V_{DC}$  خواهد بود



لیست OR



A	B	A OR B
0	0	0
0	1	1
1	0	1
1	1	1

آنرا ورودیها کمتر از  $V_{D(on)}$  مقدار داشته باشند (صفر منطقی) خروجی مدار صفر خواهد بود و بعد از آن خروجی مدار بواسطه یک شدن هرکدام از ورودیها یک خواهد شد

مثال: در مدار قبلی آیا اگر  $V_{inA} > V_{inB}$  باشد  $D_A$  قطع خواهد بود؟ بله

(10)

منطق ریور مقاومت با سطح انتقال شده  
در شکل های قبلی ورودی بین ولتاژ خروجی برای معزریک شده و ولتاژ ورودی بستگی داشت  
و خاص معلوم نبود که یک ش. به با هم (سطح ولتاژ منقطع)





وقتی هر کدام از ورودی ها ولتاژ کم باشند  
ریور مربوطه وصل شده و باعث می شود

$V_{out} = V_x - V_{DL(on)}$  داریم  $V_x = V_{in} + V_{D(on)}$  شود در صورت هدایت کردن DV  
در واقع ولتاژ همان افت است ورودی ها از جهات مختلف  
توجه کنید ولتاژ خروجی کمتر از  $-V_{EE}$  نباشد و ترن DL قطع می شود.  
حال اگر ورودی ها ولتاژ ورودی زیاد باشد که ورودی ها قطع خواهند بود در این صورت

$$V_{out} = V_{cc} - I_{DL(on)} R_H - V_{DL(on)} ; I_{DL} = \frac{V_{cc} + V_{EE} - V_{DL(on)}}{R_H + R_L}$$

در واقع سطح انتقال در این مدار از مدار قبلی عبور خواهد نمود



اگر هر کدام از ورودی ها ولتاژ کم شود  $V_{out} = V_x - V_{DL(on)} = V_{in} + V_{D(on)} - V_{D(on)} = V_{in}$  در ورودی قطع

$$V_{out} = V_{cc} - R_H \left( \frac{V_{cc} + V_{EE} - V_{D(on)}}{R_H + R_L} \right)$$


(11)

مثال:  $V_{CC} = 4V$  ،  $V_{D(on)} = 0.7$  ،  $R_W = 1k\Omega$  ،  $R_L = 2k\Omega$

این محاسب ولتاژ خروجی را در خروجی و به دست می آید

$$V_{OL} = -4V \text{ و } V_{OH} = 4 - \frac{4 + 4 - 0.7}{1 + 2} \times 1 - 0.7 = 0.87V$$

رابطه های معادله شده:



این ترانزیستور ولتاژها را در خروجی مقادیر منفی و مثبت از نظر ولتاژ می آید و به دست می آید و به دست می آید و به دست می آید


این ترانزیستور استفاده از ورودی های معادله شده در خروجی TTL است که به دست می آید و به دست می آید.






یک خانج بین آنت و بدنه بواسطه لایه اکسید که نقش دی الکتریک دارد از برای جدا کردن و ولتاژ کانال و ولتاژ  $V_{DS}$  را کنترل می کند

اعمال ولتاژ کم  $V_{DS}$



اثر  $V_{DS}$  فیزیکی کم است اما یک معادله تئوری  $V_{GS}$  را افزایش داده است و به آن ناحیه اشباع می گویند  
 برای آنکه کانال تشکیل شود یعنی  $V_{GS} > V_t$  است به همین دلیل به آن کار در وجه افزایش توان می گویند و به همین دلیل آن را ماسفت افزایش می دهند تا بتوانیم توان کمتری که  $I_D = I_S$  است و



کار MOSFET در حالتی که  $V_{DS}$  افزایش می یابد  
 کانال در سه موردش یعنی در است و چون ولتاژ آن  $V_{GS}$  است و ولتاژ در سه موردش و ولتاژ آن  $V_{GS} - V_{DS}$  خواهد بود  
 اثر  $V_{DS} > V_{GS} - V_t$

در این حالت یعنی کانال در سه موردش یعنی در است و چون ولتاژ آن  $V_{GS}$  است و ولتاژ در سه موردش و ولتاژ آن  $V_{GS} - V_{DS}$  خواهد بود

$$I_D = K (V_{GS} - V_t)^2 (1 + \lambda V_{DS})$$

رژیمهای کار در ولتاژ کم ماسفت است

کار ترانزیستور در ناحیه اشباع

وقتی  $V_{GS} > V_t$  باشد جریان  $I_D$  مقدارش کم خواهد بود که به آن جریان اشباع می گویند و  $I_D \propto e^{K V_{GS}}$

ماسفت کانال P


بین ماده N ماده و D و K از  $P^+$  تشکیل شده است. می توان ماسفت کانال N را به همین روش ساخت. ولتاژ  $V_{GS}$  و ولتاژ  $V_{DS}$  را می توانیم تغییر دهیم و ولتاژ  $V_{GS}$  را می توانیم تغییر دهیم



کمیته از PMOS با سرعت آن بالاتر خواهد بود و امروزه جای PMOS را گرفته است. ولی برای تکمیل بودن هر دو نیاز داریم به هر دو نوعی که نامشروع استفاده می شود و از نظر فرکانس و در مدارات مجتمع برای هر دو نوعی که نامشروع PMOS و NMOS یکی قرار بگیرد.

ماسفت تکمیلی یا (Complementary mos) CMOS


از هر دو نوع PMOS و CMOS در کنار هم استفاده می شود. ماسفت آن نسبت به ماسفت در



توجه کنید که NMOS در ناحیه خاص پنجم ماه ایجاد شده است.

پایه آکسید که عایق است در آن قرار می گیرد و از هم جدا کرده است.

نماد های مدارای



مشخصه جریان - ولتاژ ماسفت افزایشی

در ناحیه قطع  $V_{DS} < V_{GS} - V_t$  است

و البته  $V_{GS} > V_t$  باشد در ناحیه

خطی داریم



$$I_D = K_n [(V_{GS} - V_t) V_{DS} - \frac{V_{DS}^2}{2}]$$

که  $K_n$  ثابت ماسفت نوع n است و از رابطه  $K_n = \mu_n C_{ox} (\frac{W}{L})$  که در آن  $\mu_n$  ضریب تحرک و  $C_{ox}$  ظرفیت



با توجه به معادله و تحریک نیروی الکترون نام دارد  
 که از آنجا که  $V_{DS}$  آنقدر کم است که از  $V_{DS}^2$  می توانیم صرف نظر کنیم

$$\Rightarrow I_D = K_n (V_{GS} - V_t) V_{DS}$$

$$\text{یا } r_{dc} = \frac{V_{DC}}{I_D} = \frac{1}{K_n (V_{GS} - V_t)}$$

که یک مقاومت کنتاکت گونه است و در صورت  
 شرط کانال مسدود (ناحیه اشباع)

$$V_{GS} \leq V_t \quad \text{و} \quad V_{DS} \geq V_{GS} - V_t$$

تحقیقاتی ماسفت کانال P  
 $V_{GS} < V_t$  و ولتاژی به جهت اعمال می کنیم که منفی است، کانال القا شود پس  
 $V_{GS} < V_t$  و ولتاژی به درین اعمال می کنیم که که منفی از ولتاژ سوئیچ باشد  
 یعنی  $V_{DS}$  منفی است و به جهت  $V_{DS} > V_{GS} - V_t$  است

نواحیه خطی  $V_{DS} \geq V_{GS} - V_t \rightarrow I_D = K_p \left[ (V_{GS} - V_t) V_{DS} - \frac{V_{DS}^2}{2} \right]$

نواحیه اشباع  $I_D = \frac{K_p}{2} (V_{GS} - V_t)^2$

نواحیه اشباع  $I_D = \frac{K_p}{2} (V_{GS} - V_t)^2$

نواحیه خطی  $I_D = K_p \left[ (V_{GS} - V_t) V_{DS} - \frac{V_{DS}^2}{2} \right]$


نواحیه اشباع  $I_D = \frac{K_p}{2} (V_{GS} - V_t)^2$

$K_p < K_n$  و  $\mu_n = 2.5 \mu_p$

MOSFET تک مرحله ای  
 ماسفت ماسفت افزاینده است با این تفاوت که از این جهت آن کانال القا شده است  
 و در نتیجه ولتاژی به القای کانال نهک در اینجا  $V_{GS}$  را می توانیم منفی کنیم تا کانال تخلیه  
 شود پس دلیل به آنها تخلیه کار می توانیم در اینجا ولتاژ آستانه بین  $V_{GS}$  که به  
 مقدار منفی است و به ازای آن  $I_D$  را می بینیم که ولتاژ  $V_{GS}$  می باشد (هم)



(16)



مسئلہ: درمنداری ولتاژ دریں 0.1 ولت است  
ولتاژ بین درین ولتوں سے درنقطع کار  
قدرت کے؟ فرض کیجئے  $V_t = 1V$  و  
 $K_n = 0.5 \frac{mA}{V^2}$

$V_{GS} = 5$

$V_{DS} = 0.1 < V_{GS} - V_t = 5 - 1 = 4$

سے درنقطع خطی کارگی کنند

$$I_D = K_n \left[ (V_{GS} - V_t) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

$$= 1 \left[ (5 - 1) 0.1 - \frac{0.01}{2} \right] = 0.395 mA$$

$$r_{ds} = \frac{V_{DS}}{I_D} = \frac{0.1V}{0.395 mA} = 235 \Omega$$

جدول خلاصہ

P چیل	N چیل	نوع کابل
$V_{GS} < V_t$	$V_{GS} > V_t$	$V_{GS} < V_t$
$V_{DS} \geq V_{GS} - V_t$	$V_{DS} \leq V_{GS} - V_t$	$V_{DS} \geq V_{GS} - V_t$
$V_{DS} \leq V_{GS} - V_t$	$V_{DS} \geq V_{GS} - V_t$	$V_{DS} \leq V_{GS} - V_t$
$\mu_n C_{ox} (W/L)$	$\mu_n C_{ox} (W/L)$	$\mu_n C_{ox} (W/L)$
$\lambda = 1/V_A$	$\lambda = 1/V_A$	$\lambda = 1/V_A$


$$I_D = k \left[ (V_{GS} - V_t) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

درنقطع خطی کارگی کنند

$$I_D = \frac{k}{2} (V_{GS} - V_t)^2 (1 + \lambda V_{DS})$$

درنقطع خطی کارگی کنند

17



مثال: ترانزیستور معادل در مدار کار می کند  
 $V_t = 1V$   $k_n = 1mA/V^2$

ولتاژ سدولاسیون کانال صرف نظر نیست

$$V_G = \frac{10}{10+10} \times 10 = 5$$

$$V_{DS} = 10 - 12 I_D$$

$$V_{GS} = 5 - 6 I_D$$

$$V_{GD} = 5 - 6 I_D$$

حرف من می بینم رژیم اشباع و رژیم درین صورت

$$I_D = \frac{k_p}{2} (V_{GS} - V_t)^2 \rightarrow I_D = \frac{1}{2} (5 - 6 I_D - 1)^2$$

$$\Rightarrow 18 I_D^2 - 25 I_D + 8 = 0 \rightarrow 0.89 mA \rightarrow V_{GS} = 0.34$$

$$\rightarrow 0.5 mA \rightarrow V_{GS} = 2V$$

$$V_{DS} = 4V$$

چون  $V_{DS} > V_{GS} - V_t$  پس فرض کنیم در ناحیه اشباع کاری کند درست است

البر بدین:

اغلب بدین به معنی وصل می شود و زیر لایه نقش در کار مدار ندارد. اما در  $C$  ها زیرا چند ترانزیستور هستند مشترک است و برای حفظ حالت پایا پس معکوس زیر لایه به منفی کردن منبع مدار NMOS (یا مثبت کردن تغذیه مدار PMOS) وصل می شود.

$V_{SB}$  در روی کار مدار تأثیر می ندارد

مثلاً در NMOS فرض کنیم زیر لایه مثبت به معنی منفی کردن منبع است پس ناچاراً تأثیر می دارد و در واقع  $V_{GS}$  را افزایش می دهد

در واقع  $V_{SB}$  روی ولتاژ آستانه تأثیر می ندارد

$$V_t = V_{t0} + \gamma \left[ \sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F} \right]$$

$V_{SB} = 0$  و ولتاژ آستانه



اثرها:

$V_{GS}$  و  $K$  هر دو به  $I_D$  حساسند  
 $V_{GS} \uparrow \Rightarrow I_D \uparrow$   $\Rightarrow$   $V_{GS}$  مورد  $2\text{ mV}$  کاهش  $\Rightarrow$  حرکت در جهت افزایش  $I_D$   
 $V_{GS} \downarrow \Rightarrow I_D \downarrow$   $\Rightarrow$   $V_{GS}$  مورد  $2\text{ mV}$  افزایش  $\Rightarrow$  حرکت در جهت کاهش  $I_D$   
 اثر آن غالب بر اثر کاهش  $V_{GS}$  است

نویز شکست و حفاظت ورودی

وقتی ولتاژ درین افزایش یابد به مقداری می رسد که پیوند  $P-N$  بین ناحیه درین و بزرگ  
 اجزا شکست بخشد می شود (معمولاً در  $50\text{ V}$  ولتاژ باعث افزایش سریع جریان می شود)


نوع دیگر از شکست وقتی رخ می دهد که  $V_{GS}$  از حدود  $50\text{ V}$  ولتاژ بیشتر می شود که به  
 شکست الکسید گویند و سبب خرابی دائم ترانزیستور می شود  
 ولتاژ معادست که بالاتر از این است که مقدار کمی بار روی گیت باعث بوجود آمدن ولتاژ  
 بالاتر از این مقدار نیز خواهد شد و در این حالت گیت از این موضوع در ورودی مدارهای  
 مجتمع محافظت می نمایند.  
 در واقع از دیودهای محافظ استفاده می شود که در فصل دوم گفته شد

19

فصل هشتم: مدارهای منطقی مبتنی بر ترانزیستورهای دو قطبی

انواع جدید TTL فیبرتی حدود 1.5 نانویولت دارند که از ترانزیستورهای دو قطبی در کنارش می شود و از به اشباع رفتن ترانزیستورها جلوگیری می شود.

ساختار فیتریس و وجود محملگر در ترانزیستور دو قطبی  
لکه و بار صفره ها هر دو جریان را هدایت می کنند به همین دلیل به آن دو قطبی می گویند



درین سیم لولگیته از اتمه است، جریان  
بیده از اتمه به راه می به لکه و بر سه  
لغت اتمه را سهولاً بالا می گیرند تا جریان  
دری در جهت مستقیم بیشتر باشد  
رضن لکه را از لکه می سازند تا بارهای  
بیده از اتمه را به راه می جمع کنند.


در این رابطه کلیه در موجود در حالت کاری فعال ترانزیستور:

$$I_c = I_s e^{V_{BE}/V_T}$$

$$I_b = \frac{I_c}{\beta}$$

عدد  $\beta$  ضریب تقویت است و در ترانزیستورهای  
جدید بین 100 تا 200 می باشد در شکل عدد را بالا 100 در نظر گرفته شده است

$$I_c = I_b + I_B = (\beta + 1) I_B = \frac{\beta + 1}{\beta} I_c \quad I_c = \frac{\beta}{\beta + 1} I_E$$



کارکرد ترانزیستور در حالت اشباع:  
حالت فعال داریم:  
 $I_B = \frac{V_1 - V_{BE}}{R_B}$

$$I_c = \beta I_B, \quad I_E = I_c + I_B$$

$$V_o = V_c = V_{cc} - R_c I_c$$

آنچه که زیاد شود  $V_{ce}$  کم می شود و جای بیسیم در  $V_c$  کمتر از  $V_{BE}$  شود  
 بیس  $c - B$  بیس مستقیم می شود و وارد ناحیه آنتی می شود و می توانیم بگوییم  
 مدار تقویت کننده می تواند دریافت کند بدون آنکه از حالت فعال خارج شود و راه بیس  
 بین کلتور  $B$  اتصال کوتاه است

$$I_c = \frac{V_{cc} - V_B}{R_c} = \frac{V_{cc} - 0.7}{R_c} \quad I_B = \frac{I_c}{\beta}$$

میزان  $V_1$  متاثر با  $I_B$  را حساب کرد


$$V_1 = R_B I_B + 0.7$$

آنچه که  $I_c$  از این حد بیشتر شود  $I_c$  اضافه نمی شود و در یک مقدار ثابت باقی می ماند  
 در حالت اشباع  $I_c > \beta I_B$  است و در حالت اشباع  $V_{ce}$  در یک مقدار ثابت محدود  
 است و ولت قهقاری می گیریم در این حالت

$$I_c = \beta I_B$$

$$1 \geq \beta \leftarrow \text{میزان اشباع و فعال}$$

مستقیم را نشان می دهد



کارکرد ترانزیستور در وضعیت فعال معکوس:  $V_{ce} > V_{be}$   
 در این وضعیت در واقع  $I_B$  معکوس می شود  
 در این وضعیت  $R_B$  را داریم  
 $I_C = \beta I_B$  ،  $I_E = (\beta + 1) I_B$

در این حالت کاربردی وجود ندارد

مدل ایبرز - مول

در این اشباع معکوس وجود ندارد

جریان اشباع معکوس وجود ندارد

$$I_{DE} = I_{sc} (e^{\frac{V_{BE}}{V_T}} - 1)$$

$$I_{DC} = I_{sc} (e^{\frac{V_{BC}}{V_T}} - 1)$$

$I_{sc} \gg I_{sc}$



(21)

در ترانزیستور، مقدار  $\alpha_R$  و  $\alpha_F$  نزدیک به 1 است و  $\alpha_F \approx 1$  و  $\alpha_R \approx 0.5$  است.  
 در حالت مستقیم جریان کلکتور تقریباً برابر با جریان پایه است.  
 $I_C \approx I_E$


از طرفی  
 $\alpha_F I_{SE} = \alpha_R I_{SC} = I_S \xrightarrow{\alpha_F \approx 1} I_{SE} \approx I_S$   
 حال مطابق شکل داریم:

$$I_E = I_{DE} - \alpha_R I_{DC} = \frac{I_S}{\alpha_F} (e^{\frac{V_{BE}}{V_T}} - 1) - I_S (e^{\frac{V_{BC}}{V_T}} - 1)$$


$$I_C = -I_{DC} + \alpha_F I_{DE} = I_S (e^{\frac{V_{BE}}{V_T}} - 1) - \frac{I_S}{\alpha_R} (e^{\frac{V_{BC}}{V_T}} - 1)$$

$$I_B = (1 - \alpha_F) I_{DE} + (1 - \alpha_R) I_{DC} = \frac{I_S}{\beta_F} (e^{\frac{V_{BE}}{V_T}} - 1) + \frac{I_S}{\beta_R} (e^{\frac{V_{BC}}{V_T}} - 1)$$

$$\beta_F = \frac{\alpha_F}{1 - \alpha_F} \quad \beta_R = \frac{\alpha_R}{1 - \alpha_R}$$



زمانهای سوئیچینگ ترانزیستور




$t_d$  بین زمان تأخیر برای روشن کردن خازن پایه که یونهای آمپتیزیس در پایه به درگاه پایه مستقیم  $V_{BE}$  (تقریباً 0.7 ولت) می باشد.

$$I_{B2} = \frac{V_2 - V_{BE}}{R_B}$$

$I_C$  جریان اشباع لکتور است.  
 $t_s$  زمان ذخیره نام دارد که زمانی است که طول می کشد تا خازن  $BE$  تخلیه شود.  
 $t_{on}$  زمان روشن شدن،  $t_{off}$  زمان خاموش شدن،  $t_r$  زمان صعود،  $t_f$  زمان نزول



22

منطق های مبتنی بر ترانزیستورهای دو قطبی  
 منطق مقاومت ترانزیستور در 1960 بوجود آمد و انواع مختلف لیت های NAND، NOT، AND و غیره توسط این منطق پیدا شد که با تنظیم مقاومت ها انواع سرعت و توانها قابل دسترس است.




$V_{OH} = V_{CC}$   $V_I < V_{IL}$  ترانزیستور قطع است و  $V_O$  برابر  $V_{CC}$  است  
 $V_I = V_{IH}$  ترانزیستور به حالت اشباع می رود و ولتاژ خروجی برابر  $V_{CE}$  اشباع می باشد  
 $V_{OL} = V_{CE(sat)} = 0.2$


منطق مقاومت - ترانزیستور  
 با موازی کردن خروجی ها می توانند منطوق کتبه با به مدار لیت با به ساخته می شود




23



لیت NAND منطق RTL



$V_{in1} \dots V_{in3}$  خروجی  
 صفر / هر دو ورودی یک  
 یک / در غیر این صورت



آنگاه هم ورودی بالا بسته به ترانزیستور ها به حالت (ایست) بسته و در واقع خروجی صفر خواهد بود که همان

$$V_{OL} = \sum_{i=1}^n V_{CE(sat)}$$

و اهم بود مثلاً در مدار سه ورودی به ولتاژ ایست 0.2 و ترانزیستور  $V_{OL} = 0.2 + 0.2 + 0.2$  خواهد بود

همین دلیل در این منطق Fan-in یا تعداد ورودیهای معیار برای لیت NAND محدود است در حالی که برای NOR این معیار وجود ندارد.



قتی این مدار NAND مثلاً به یک ولتاژ ایست صفر

بسیاری  $V_{OL}$  کمتر از ولتاژ فعال کردن

BE این ترانزیستور که 0.7 است؛ پس یعنی

$$\sum_{i=1}^n V_{CE(sat)} < V_{BE(FA)}$$

مثال: اگر برای لیت NAND که با منطق RTL برای (سه) سازی شده است  $V_{CE(sat)} = 0.17V$  و  $V_{BE(FA)} = 0.7V$  باشد حداکثر تعداد ورودی معیار لیت

راستین است


$$n V_{CE(sat)} < V_{BE(sat)} \Rightarrow n < \left| \frac{0.7}{0.17} \right| = 4$$

یعنی برای لیت NAND با این ترانزیستور بیشتر از 4 ورودی نبایستی داشته باشیم

نایب ظاهریت خروجی برای لیت RTL



خروجی مدار باستی حداقل جریان  $I_B$  را برای روشن کردن ولتاژ ایست صفری  
 مینماید و ترانزیستور به در صحن یک بود که خروجی طبقه فعلی آن  
 صورت صفر در نظر خواهد گرفت






در واقع می توانیم بدانیم که نسبت قابلیت فعال سازی حدتیت ریز برابر با طول هر زمانه

$$\frac{V_{CC} - V_{out}}{R_C} = N \cdot \frac{V_{out} - V_{BE(SAT)}}{R_B} \Rightarrow N = \frac{V_{CC} - V_{out}}{V_{out} - V_{BE(SAT)}} \cdot \frac{R_B}{R_C}$$

مثال: ما می خواهیم ظرفیت خروجی را برابر با حدتیت RTL و  $V_{CC} = 5V$  و  $R_B = 10k$  و  $R_C = 1k$  و  $V_{CE(SAT)} = 0.2$  و  $V_{BE(SAT)} = 0.8V$  و  $\beta_F = 25$  و  $V_{CE} = 0.2V$  را داشته باشیم.



$$I_C = \frac{V_{CC} - V_{CE(SAT)}}{R_C} = \frac{5 - 0.2}{1k}$$

$$I_B = \frac{I_C}{\beta} = \frac{5 - 0.2}{25} \Rightarrow V_{IH} = 10 I_B + V_{BE(FA)}$$


$$\Rightarrow V_{IH} = V_{BE(FA)} + \frac{V_{CC} - V_{CE(SAT)}}{\beta R_C} \cdot R_B = 0 + \frac{5 - 0.2}{25 \times 1} \times 10 \approx 2.7V$$

در این نقطه  $V_{OH}$  (پهنای) در بهترین حالت بین همان  $2.7V$  در نظر گرفته شود.

$$N = \frac{V_{CC} - V_{OH(min)}}{V_{OH(min)} - V_{BE(SAT)}} \cdot \frac{R_B}{R_C} = \frac{5 - 2.7}{2.7 - 0.8} \cdot \frac{10k}{1k} = 12.1$$

Fan-out = 12

حساب توان مصرفی در منطق RTL



الف) خروجی بدون بار:

$$I_{(H)} = 0$$

$$I_{(OL)} = \frac{V_{CC} - V_{CE(SAT)}}{R_C}$$

$$P_{CC(avg)} = \frac{I_{(H)} + I_{(OL)}}{2} \cdot V_{CC}$$

$$= \frac{V_{CC} - V_{CE(SAT)}}{2} \cdot V_{CC}$$


ب) خروجی دارای بار بوده و  $N$  نسبت به خروجی نسبت به نظر متصل است

$$I(OH) = \frac{V_{CC} - V_{BE}(sat)}{R_C + \frac{R_B}{N}} \quad , \quad I(OL) = \frac{V_{CC} - V_{CE}(sat)}{R_C} \quad , \quad P_{cc(av)} = \frac{I(OH) + I(OL)}{2} \times V_{CC}$$

مثال: توان مصرفی را در بیت گیت RTL با مشخصات زیر در دو حالت الف) بدون بار ب) با بار مشخص خروجی محاسبه کنید

$R_B = 10k$  ,  $V_{CC} = 5V$  ,  $R_C = 1k$  ,  $\beta_F = 20$

$V_{BE}(sat) = 0.8V$  ,  $V_{CE}(sat) = 0.2V$



$I(OH) = 0$

الف) بدون بار

$I(OL) = \frac{5 - 0.2}{1} = 4.8 mA$


$P_{cc(av)} = \frac{0 + 4.8}{2} \times 5 = 12 mW$



ب) با بار مشخص

$I(OH) = \frac{5 - 0.8}{1 + 10} = 382 \mu A$

$I(OL) = 4.8 mA \Rightarrow P_{cc(av)} = \frac{4.8 + 382}{2} \times 5 = 12.96 mW$



منطق (بود) ترانزیستور

NAND در مقابل آمپل است

DTL در واقع تقسیم یافته این منطق است

با مصرف شدن هر یک از ورودی ها و یا هر دو آنها

قطب X ولتاژ 0.7 ولت را به خود اختصاص می دهد

و در نتیجه خروجی Vcc خواهد بود در صورتی که هر دو ورودی یک شود D1 و D2 قطع خواهد بود و بین ترانزیستور 4 ولت داشته و ترانزیستور به اشباع می رود و خروجی


دارد برابر  $V_{CE}(sat)$  که همان  $V_{OL}$  است خواهد شد

برای آنکه ورودی D3 و D4 وصل و D1 و D2 قطع باشد ولتاژ A که در واقع یک است

حداقل ولتاژ  $V_A = -V_{D1} + V_{D2} + V_{D3} + V_{BE} = 1.2$  ولت

6

مسئله: آنگار NAND دو ورودی نوع DTL هر دو ورودی در سطح بالا باشند  
 چنانچه ترانزیستور را پیدا کنید و B را در این حالت حساب کنید




$$I_1 = \frac{4 - (0.7 \times 3)}{2k}, \quad I_2 = \frac{2.7}{5k}$$

$$I_B = I_1 - I_2 = 0.95 - 0.54 = 0.41 \text{ mA}$$

$$\text{KVL2: } I_C = \frac{4 - 0.2}{4k} = 0.95, \quad \beta = \frac{I_C}{I_B} = 2.3$$

منطق ترانزیستور - ترانزیستور TTL  
 مزایا: افزایش ظرفیت خروجی، سرعت بویچینگ و نیز کاهش مساحت تراشه است.  
 TTL دوسری است ← 74xx برای کاربردهای معمولی (درهای 0-70)  
 ← 54xx برای کاربردهای ترانزیستوری

تغییر DTL به TTL



تفاوت با مدل قبلی:  
 1. جایگزینی از ورودیها کیفیت دهنده و تناوب، بویچینگ است  
 اینتر Q2 قرار گرفته است

2. Rb بجای وصل شدن به 5V، منفی به زمین وصل شده است  
 زیرا آن حدی که نیم تغییر افتناکت

مسئله: در مدار بالا فرض کنیم که  $\beta(Q_3) = \beta(Q_2) = 50$  (الف) در حالت  $V_i = 0.2V$  خروجی ورودی پایین (ب) آنگار  $V_i = 5V$  چه جریانی در  $Q_3$  را پیدا کنید



(الف) 
$$I_B = \frac{5 - 0.7 - 0.2}{1.6 + 2.15} = 1.1 \text{ mA}$$

(ب) 
$$I_{B3} = \frac{5 - 2.1}{1.6 + 2.15} - \frac{0.7}{5} \approx 1.6 \text{ mA}$$




دلیل گندی یا بیخ DTL

DTL حاشیه نویزی خوب و ظرافت خروجی معقولی دارد اما نسبتاً گندی است که در دلیل دارد  
 به خصوص ترانزیستور قطع می شود با آن بیخ از طریق  $R_B$  تخلیه شود  
 که جریان آن  $\frac{0.7}{R_B}$  می شود که حدود  $0.14$  میلی آمپر است  
 و در نتیجه با جریان مستقیم بیخ ضعیف است و همین  
 دلیل زمان لازم برای شارژ شدن بیخ طولانی است و  
 تا قیر مدار زیادی شود



2. مدار خروجی DTL در مقابل آمده است. در زمان  $t_{fall}$  این مدار خروجی صفر شود یعنی ترانزیستور به اشباع برود و در نتیجه فعال ترانزیستور سریع به حالت اشباع می رود و همین در نتیجه فعال کاری است و کلکتور مانند یک منبع جریان عمل کرده و جریان کلکتور را به خروجی خود می کشد و مدار سریع قطع می شود  
 و در این زمان در خروجی شدن خازن  $CL$  بیخ از طریق  $R_C$  شارژ می شود که معمولاً طولی است و تا قیر آن زیاد است

مدار ورودی لیت TTL




وقتی  $V_i = 5V$  یعنی در مدار لیت  
 $Q_1$  به حالت اشباع می رود ( $V_{ce} < 0$ )  
 و  $Q_3$  نیز به حالت اشباع می رود و در نتیجه فعال  
 می شود و خروجی کلکتور

در جهت معکوس و به اندازه  $I_{CBO}$  خواهد بود که این جریان معکوس قادر خواهد بود  
 در  $Q_3$  را به حالت اشباع برده و خروجی مدار صفر شود ( $Q_3$  اشباع می شود  $V_{ce} = 0.2$ )


حال اگر ورودی صفر منطقی (0) باشد  $Q_1$  روشن نمی شود و  $I_{CBO}$  و  $Q_3$  معکوس می شود و  $Q_3$  قطع می شود و  $V_o$  برابر  $V_{cc}$  خواهد بود.

حالت قطع  $Q_3$  آن است که  $Q_1$  به اشباع می رود و  $V_{ce} = 0.2$   
 می شود و  $V_{BEQ_3} = 0.7$  است و در واقع در مدار  $Q_3$  کمتر از حدی  
 می شود که  $Q_3$  به حالت فعال می رود.


### مدار خروجی کیت TTL



در اینجا در زمان وصل شدن گرانتر سیم  $I_c$  زیاد بود و سریعاً خارج می‌شود و در بین عملیات در بین مقول DTL هم حل می‌شده است. در این زمان قطع سریع گرانتر سیم خارج می‌شود از طریق  $R_E$  تخلیه می‌شود و بنابراین طبقه خروجی بهینه می‌شود و مقابله با اضافه بار بود که از دو ورودی  $V_{i1}$  و  $V_{i2}$  تشکیل شده و مقول در شارژ خارج هم به ولت است و است مدار تویه  $V_{i1}$  و  $V_{i2}$  نیز مخصوص فرآیند بود و مدار کامل آن



$V_{i1}$  بالا و  $V_{i2}$  پایین  $Q_4$  وصل و اشباع می‌شود قطع است و با خازن سریعاً تخلیه می‌شود و وقتی  $V_{i1}$  پایین و  $V_{i2}$  بالا است  $Q_3$  قطع و  $Q_4$  وصل اشباع است رخداد بار خاطر سریع  $I_c$  سریعاً شارژ می‌شود




لمتغییر مدار سازگار  
تخلیه بار ورودی سریع بالا

$Q_1$  در واقع در ناحیه فعال معکوس خواهد بود و میران به اشباع برنج  $Q_2$  تا بین خواهد بود در این مورد چون  $R_E$  در  $Q_2$  بیشتر از  $R_C$  است و نکته آن بین در نقطه 1 بسته بوده و  $Q_3$  به اشباع خواهد رفت و  $V_o$  برابر  $V_{cc}$  خواهد شد

29

وقتی ولتاژ  $V_0$  زیاد مقدار، یعنی حدود 0.2 ولت ارادار  $Q_3$  قطع و  $Q_4$  اشباع خواهد شد. ( $Q_2$  قطع است)  $V_{OL}$  مقدار 130 اهم بر این است که چون  $V_{OL}$  است، از این مقدار برای  $V_{OL}$

تحقیق انتقالی تریه TTL استاندارد




حالتی که امنیت نوز:

برای TTL استاندارد برای تریه مقایسه زیر براداریم

$$V_{IH} = 2V, V_{IL} = 0.8V, V_{OH} = 2.4V, V_{OL} = 0.4V$$

$$\Rightarrow NMH = V_{OH} - V_{IH} = 2.4 - 2 = 0.4V$$

$$NML = V_{IL} - V_{OL} = 0.8 - 0.4 = 0.4$$






انواع دیگری از مدارهای TTL

شکل ۲۷-۹ کتاب نشان دهنده  $y = AB + CD$  یا  $y = \overline{AB} \cdot \overline{CD}$  است

سبب TTL هالین است که خروجی آنها را می توانیم هم مقول کنیم چون آندین منتر و دیگری یک: سه جریان از  $Q_4$  تیت اول می آید و از  $Q_3$  تیت دوم خارج می شود




مدار تیت TTL نوع کلتور باز  
 4k تابع NAND را پیاده سازی  
 می کند در شکل مقابل نشان داده  
 شده است  $Q_4$  صرف شهر است

وقتی خروجی با تین است تکلی می کش می کشد ولی وقتی خروجی قدر است  
 بلا ب است وضعیت آن ناشی است و بهتر است برای رفع این مشکل  
 مقاومت یا لایر مثل شکل را به آن مقول نموده

خروجی منته تیت کلتور باز را می توان به راحتی به هم مقول نمود و خروجی را یک  
 مقوست به ۷ وصل نمود که در واقع در این حالت NAND پس ملاحظه  
 شده است

سبب آن نشان زیاد در تیت خروجی از منتر یک بجای سه ورودی خروجی است

مثال ۲-۴ کتاب  $F = AB + CD$  مطالعه نمود



تیت TTL به حالت:

یک روش دیگر برای آنکه بتوانیم  
 چندتا خروجی TTL را به هم وصل  
 کنیم استفاده از TTL های سه  
 حالت یا سه شکل مقابل مزیتی  
 می باشد

محاسبه کمترین خروجی در TTL

$N = \frac{I_{OL}}{I_{IL}}$    
 اما کمترین خروجی در حالت بار کمین خروجی دارد   
 $I_{IL} \rightarrow Q_1$    
 طبقه بندی  $Q_1$

$$I_{IL} = \frac{V_{CC} - V_{BEQ(SAT)} - V_{CEQ(SAT)}}{R_B}$$

$I_{OL}$  بین خروجی در حالت کم و زیاد می شود که ورودی مدار یکبار یک است

$$\Rightarrow I_{OL} \approx I_{CQ(SAT)}, I_{B,0} = I_{ES(SAT)} = I_{RD}$$

$$I_{RD} = \frac{V_{BEQ(SAT)}}{R_D}, I_{ES(SAT)} = I_{B,S} + I_{CS}$$

$$I_{CS} = I_{RC} = \frac{V_{CC} - V_{CES(SAT)} - V_{BC,0(SAT)}}{R_C}$$

$$I_{B,S} = I_{C,I}(R_A) = (1 + \beta_R) I_{B,I}$$


$$I_{B,I} = \frac{V_{CC} - V_{BC,I}(R_A) - V_{BES(SAT)} - V_{BC,0(SAT)}}{R_B}$$

خانواده مدار TTL با عملکرد بهتر

افزایش سرعت و کاهش توان مصرفی است

علت کمتری TTL استاندارد این است که  $Q_1, Q_2, Q_3$  اشباع می شوند و بنابراین در کم قطع آنها بسیار اضافی جمع شده در پس آنها نماند که زمان بیشتری می برد

1.  $Q_1$  که ابتدا از طریق مقاومت  $1K\Omega$  تغذیه شود   
 2. دو کار با هم  $Q_1$  جلوگیری از اشباع ترانزیستورها   
 3. کاهش توان مدار و مقاومت ها



TTL سافتی (یا STTL)

در واقع یک دیود سختی (دیود فله نیم هادی) که آنت   
 ولتاژ مستقیم آن 0.5 است پس گتور و پس مقاربتی   
 تا از اشباع و فرسودگی ترانزیستور جلوگیری نماید





TTL شناختی که توان

مصرف TTL شناختی بالاتر برار و رفع مشکل از مدار 33-6 کتاب استفاده شده است  
 فرقی آن این است که مقاومت ها تقریباً 40 برای سگه است و این برار جریان کارتری  
 سری صند ایند اع سگه است و گرانزستور چند امپدر درودی فرقی شده است  
 و بی آن ریود است سگه قرار گرفته که سطح سیدسم کسری اشغال می کنه و خازن 0.1  
 و در اجسم می داره. (صند اینتری برار این دلیل استفاده کردیم که سرعیت بار دفره سگه در  
 $Q_2$  را بر دارد و ل در اینجا (قبل  $Q_2$  به استیج ع می رود) و نیازی به  $Q_1$  نیست  
 2. ریود استیج  $D_3$  و  $D_4$  بطریق ضروری اضافه شده اند تا قطع شدن  $Q_2$  در وصل  
 شدن  $Q_3$  را تسریع کنه و تا در فرقی از بالا به پایین سریع تر انجام شود.

این مدار TTL دارا شمع  $P_D = 2mW$  و  $t_P = 10ns$  است یعنی هر چند  
 توان آن  $\frac{1}{10}$  سگه است ولی سرعت آن نیز  $\frac{1}{3}$  سگه است.


خانواده حال و شرفته تر TTL

جزئیات آن نیا سگه است و فقط مشخصات چند نمونه آن در جدول 2-6 کتاب  
 آمده است.

تنها قیب سری از خانواده سگه شرفته منطق تریج امپری (ECL) است

منطق تریج امپری (ECL) Emitter coupled Logic

در این منطق به استفاده از زوج تقاضلی از استیج رفتن گرانزستورها جلوتر می رود  
 پس البته از زوج تقاضلی را توضیح می دهیم




بررسی مدار:  
 الف)  $V_{B1} = V_{B2} = V_{CM}$  (در سگه اشتباه)  
 ب)  $Q_1$  و  $Q_2$  تطبیق یافته اند پس لا بیروت  
 مابین در گرانزستور تقسیم می شود  
 بنابراین  $V_{C2} - V_{C1} = 0$   
 ظاهر بود

با توجه افتلات  $V_{B1} > V_{B2}$  از  $Q_1$  عبور می کنه  $V_1 > V_2$  و  $V_{B2} > V_{B1}$  با  $V_2 > V_1$

34


$V_{B1} = 1$   $V_{B2} = 0$   $V_{B1} = 0.3$   $V_{B2} = 0.3$   $V_{B1} = 1$   $V_{B2} = 0$   
 اور  $V_{B1} = 0.3$   $V_{B2} = 0.3$   $V_{B1} = 1$   $V_{B2} = 0$   
 $V_{C2} = V_{CC}$ ,  $V_{C1} = V_{CC} - \alpha I R_C$   $V_{C2} = V_{CC}$ ,  $V_{C1} = V_{CC} - \alpha I R_C$   
 حال آں  $V_{B1} = -1$   $V_{B2} = 0$   $V_{B1} = 0.3$   $V_{B2} = 0.3$   $V_{B1} = 1$   $V_{B2} = 0$   
 $V_{C1} = V_{CC}$ ,  $V_{C2} = V_{CC} - \alpha I R_C$

منطق ECL:



حد بالائی و ولتاژ 0.4 ولت بالائی  $V_R$  (در این مدار  $V_{BE} = -1.32$  ولت)  
 حد پائینی و ولتاژ 0.4 ولت زیر  $V_R$  است  
 و بعد از وقتی جان معکوس ECL کار را از استیجی که در این مدار است NOT جانی شود.

مسئله انتقالی



$$I = I_s e^{\frac{V_{BE}}{V_T}}$$

$$V_{BE} = V_T \ln \frac{I}{I_s}$$

$$V_{BE1} - V_{BE2} = V_T \ln \frac{I_1}{I_2}$$

در طبقه کسانتر فونشن است ثابت که

مردن ECL در یک طرف و در طرف دیگر است

$$V_{BE1} - V_{BE2} = V_T \ln(99) = 115 \text{ mV}$$

$$V_{IL} = V_{IH} - \Delta V_{BE} = -1.32 - 0.115 = -1.435 \text{ V}$$

### افضل هضم: مقایسه بین خانواده‌های منطقی و بررسی موضوعی ارتباط بین آنها

#### مقایسه خانواده‌های منطقی مختلف

جدول (۱-۷) کتاب مدارهای سرعت و مصرف توان، برای خانواده‌های مختلف را  
دارد. در این جدول سه نوع خانواده منطقی TTL تک‌تکه (STTL) آورده شده  
است که عبارتند از LSTTL (تک‌تکه با مصرف توان پایین)،  
ALSTTL (تک‌تکه کم‌توان پیشرفته) و FAST (تک‌تکه تک‌تکه  
پیشرفته Fairchild) که سرعت بیشتری نسبت به زیر خانواده‌های LSTTL  
و ALSTTL دارد.

توان مصرفی تا  $\frac{1}{3}$  می‌باشد  
سرعت آن بالاتر و چون از تک‌تکه‌ها استفاده می‌شود و این باعث می‌شود  
LSTTL  
TTL =

در این دلیل LSTTL تقریباً TTL است زیرا در خروجی‌ها ولت

ALSTTL مصرف توان کمتر و سرعت بیشتری دارد و FAST نیز در نوع  
تک‌تکه سرعت بیشتری دارد ولی مصرف توان آن افزایش یافته است.  
MECL 10K  
" 10KH  
" III

ECL (MECL) مربوط به سرعت است (موتورولا)  
MECL III

10 KH سرعت 2 برابر 10K دارد

MECL III، ضریب انتقالی کمی دارد. اما منحنی کلاک ماکزیمم 2 تا 4 برابر می‌شود

استاندارد CMOS


HMOS سرعت آن در LSTTL

CMOS کمترین مصرف توان و کمترین مساحت را در سطح تراشه دارد  
در وسایل قابل حمل مثل موبایل‌ها، ساعت و ... استفاده زیادی دارد

مقایسه با خانواده‌های منطقی گالیم آرسانید NMESFET

سرعتی که مدارها در این خانواده‌های منطقی می‌باشند تا فیم‌انتر دارد  
10 پیوسته این در درجه اول و با استفاده از تکنولوژی سیلیکون  
4R (HEMT) این فیم در درجه اول تا 30٪ کمتر می‌شود






CMOS سریعتر از NMOS و توان کمتری نسبت به آن مصرف میکند

مدارهای واسطه برای اتصال خانواره های منطقی به یکدیگر معمولاً تراشه های از یک خانواره ساخته شده و می توانند برای نیاز است خانواره های مختلف در کنار هم باشند مثلاً حافظه سیستم دیجیتال CMOS (چونایی زیاد و مصرف پایین) ولی در جاهایی که سرعت بالا لازم است ECL می توان استفاده کرد


برای اتصال سطوح ولتاژ و جریان در مدارهای سیاهی هم سازگار هستند

مدار واسطه برای اتصال CMOS و STTL



$R_p$  عنوان یک بالابریج ولتاژ عمل می کند و ولتاژ خروجی را به  $V_{cc}$  بالایی کند

مصرف بهرین کشیده شده از آن کمتر است افت ولتاژ هم روی مدار می تواند باشد و  $V_{OH}$  در STTL بجای  $3.06V$  به  $4.3V$  (بر حالت بی جریان) می رسد خواهد رسید معمولاً  $R_p$  برابر  $1K\Omega$  است  $V_{cc} = V_{DD} = 5V$



امانتد CMOS قرار است STTL را تمیز کند مشکل وقتی است که خروجی



CMOS در سطح پایین قرار دارد که در این صورت ترانزیستور NMOS ولتاژ ورودی CMOS در این حالت مقدار از ولتاژ جریان لازم برای عبور از سطح زمین می فرستد این جریان از STTL (در حد ولتاژ) می آید و سطح درونی STTL در سطح پایین قرار دارد و ترانزیستور ورودی از این است جریان زیاد از آن بطرف CMOS جاری می شود و ولتاژ خروجی در این حالت ترانزیستورهای مقاومت ترانزیستور NMOS ایجاد خواهد کرد و این

(37)

ولتاژ اضافی چکن است که از مدار جداگانه و گتای ورودی است و STTL  
 آن را بعنوان منطق صفر تلقی می کند یعنی ولتاژ ورودی امره  
 مدار را مختل کند. بر این اساس مشکل این بافر بر سر راه آن است که در (بافر)  
 می تواند یک مدار تکثیر کننده کی باشد

انتقال ECL به STTL


در ECL از  $V_{CC} = 0V$  و  $V_{EE} = -5.2V$  استفاده می شود و ولتاژ مثبت در  
 سطح ولتاژ خانوارها قرار می گیرد یعنی در این منظور از ترانس های  
 مانتی شکل های زیر استفاده می شود



مدل مدارهای  
 TTL به ECL  
 (MC10125)

مدل STTL به ECL  
 (MC10124)

حال مدارهای زیر را بررسی می کنیم  $V_{CC} = 5V$




مدل ECL به STTL

38  
 $V_{OH} = 3.6443V$   
 $V_{OL} = 0.4V$   
 $V_{OH} = -0.77V$   
 $V_{OL} = -1.58V$   
 STTL (بالا برای) و ECL

حالت در مدار بالا فرض کنیم  $V_{in} = -0.77V$  باشد  $Q_1$  روشن و  $Q_2$  خاموش  
 $V_{out} = V_{CC} = 5V$  و مقدار خروجی  $Q_2$  در این حالت  $V_{out} = 0.4V$  است

بگذاریم به وقتی ورودی  $Q_1$  خاموش باشد  $V_{in} = -1.58V$  در این حالت  
 $Q_1$  خاموش و  $Q_2$  روشن و  $V_{out} = 0.4V$  و مقدار خروجی  $Q_1$  در این حالت  $V_{out} = -1.58V$  است

وقتی که STTL و ECL را ترکیب می‌کنیم



وقتی که ورودی مثبت (مثبت) و خروجی منفی (مثبت) است  
 وقتی که ورودی منفی (مثبت) و خروجی مثبت (مثبت) است

فرض کنیم  $V_{in} = 3.6443V$  باشد

در این حالت  $V_p = 3.6 + 0.7 = 4.3V$  برای  $Q_1$  روشن و  $Q_2$  خاموش است

$$V_{B1} = 4.3 \left( \frac{4}{4+3} \right) - 5.2 \left[ \frac{3}{3+4} \right] = 0.23V$$



